Mario Pinheiro
Respostas no Fórum
-
Posts
-
Como a tensão no ponto “B” está com 12,6V, mais alta que a tensão do zener ZD1 (8,6V). Já podemos afirmar que este componente está aberto.
Um grande abraço. Mário PinheiroPodemos considerar também o zener alterado, mas é uma condição um pouco mais dificil de ocorrer. Para sabermos se um zener está “alterado” devemos coloca-lo em série com um resistor de 10k e aplicar tensões até 40V (caso queira verificar zener´s com tensões maiores, deverá ser aumentado o valor do resistor para 47k. Caso a tensão da fonte seja maior que a tensão zener, e medindo a tensão sobre o zener dê entre a tensão de zener e a tensão da fonte, ele estará “alterado”. Caso a medição dê exatamente a tensão de fonte, ele estará “aberto” e caso a tensão medida seja abaixo da tensão de zener, ele estará com “fuga”.
Como temos no defeito uma tensão se 12,6V, muito próxima à da alimentação e também há uma corrente circulante por base e emissor do transistor Q1, podemos afirmar que o zener está aberto.
Um grande abraço. Mário PinheiroPorque a tensão de zener é de somente 8,6V e temos na base a tensão de 12,6V, Logo, o zener está aberto.
Um grande abraço. Mário PinheiroRealmente o problema é a fonte baixa na entrada. Como não há código específico sobre isso, você deverá assinalar as 5 alternativas disponíveis, como comentado em sua folha de códigos de defeitos.
Um grande abraço. Mário PinheiroSim é fonte baixa, mas os problemas podem ser muitos. Por exemplo, podemos dizer que se a chave seletora de tensão da rede estiver posicionada em 220Vac e o aparelho estar ligado à rede de 110Vac, a tensão da entrada da fonte ficará baixa. Outro motivo poderia ser que os diodos retificadores estivesse alterados, ou seja, com polarização direta insuficiente, mas isso causaria um grande aquecimento nos diodos.
Capacitor aberto de filtro, faria cair um pouco a tensão, mas não pela metade.
Um grande abraço. Mário PinheiroExatamente. Um grande abraço. Mário Pinheiro
registrador de deslocamento é capaz de a cada pulso serial que vai chegando ao destino, ser armazenado de forma a passar seu resultado Flip-flop por Flip-Flop, logo, sendo um conversor série-paralelo.
Um grande abraço. Mário PinheiroNa verdade, a fuga entre coletor e emissor de Q7 poderia ser considerada se o transistor que o polariza (Q5) estivesse cortado, mas considerando que há queda de tensão sobre o resistor R36, isto não está acontecendo.
Um grande abraço!O bloco está correto, pois você esqueceu de considerar D1, pois mesmo que o “D” (dados) vá para nível alto, o clock mantido em nível baixo, polarizará D1 e seu catodo ficará com zero volt, sendo que seu anodo ficará com 0,6V e isso não polarizará Q3, ficando Q3 cortado, o mesmo para Q4. Isto manterá para Q1 e Q2 os estados anteriores.
Um grande abraço. Mário PinheiroClaro que se temos 0,6 no anodo de D1 e também do lado de baixo de R5, poderíamos ter também 0,6V na base de Q3, que o levaria a conduzir. O problema é que se não há queda de tensão sobre o resistor R5, não há corrente circulante por ele e claro não haverá corrente circulante por base e emissor de Q3 e isso significará que Q3 manter-se-á cortado.
Um grande abraço. Mário PinheiroLembre-se que quando Q3 e Q4 não forem polarizados, será mantida a condição anterior do FF.
Um grande abraço. Mário PinheiroBasta colocar em “D” de cima para baixo na tabela, o seguinte código “1011” e ainda na tabela, para CK (de cima para baixo) a sequência “0010” pedindo o nível que aparecerá na saída Q.
Assim, começamos por ter em D um nível 1 e no clock um nível 0, o que manterá os níveis anteriores, que é indicado como 1V para a saída Q.
Na sequência teremos em D um nível 0 o mesmo para o clock, resultando na condição anterior: 1.
A próxima variação será de 1 na entrada “D” e “1” na entrada clock, o que manterá o nível “1” na saída Q.
Finalmente, teremos “1” em D e “0” em clock, o que manterá o nível anterior que é de 1.
Ficamos assim com um código final de 1111.
Um grande abraço. Mário PinheiroVocê deve começar a montar a tabela pela saída S4 (tempo T1), e como o clock está em nível alto e a entrada D está em nível alto, a saída S4 ficará com nível alto. As demais saída S3, S2 e S1, ficarão com nivel zero.
No tempo T2, temos D em nível zero e como o clock está em nível 1, a saída S4 ficará com nível 0. Mas como a saída S4 estava em nível alto (anterior), quando houver o clock, obrigará a saída S3 a ficar em nível alto. Assim, no instante T2 teremos S1=0; S2=0; S3=1, S4=0.
No tempo T3, como temos D em nível 0, e clock em 1, teremos S4 = 0 e S3 =0, mas como anteriormente a saída S3 estava em 1 (entrada D do terceiro Flip-Flop) passará nível alto para a S2.
Quando estivermos no tempo T4, ainda haverá nível baixo na entrada D, passando isso para sua saída, o mesmo ocorrendo para a saída S3 e S2. Mas na saída S1, como anteriomente sua entrada D estava em nível 1, sua saída ficará com nível 1.
Quando estivermos no tempo T5 novamente teremos 1 no D e no clock e isso permitirá novamente nível alto para a saída S4 ficando as demais em nível 0… e começa tudo de novo. O códigos ficarão:
S4 = 1000 1000 10
S3 = 0100 0100 01
S2 = 0010 0010 00
S1 = 0001 0001 00
Um grande abraço. Mário PinheiroVeja que a questão 11, refere-se à saída S1, que somente receberá nível alto no quarto clock. Assim, o resultado é 0001 0001 00.
Um grande abraço. Mário PinheiroCom a tensão de -4V entre os dois resistores que deveriam ser iguais, vemos que Q1 possui resistência maior do que Q2, pois está recebendo uma queda maior de tensão. É claro que poderíamos falar que Q2 possui uma resistência menor que Q1. Mas na verdade, o que importa é que eles devem possuir a mesma resistência interna e em repouso resistências que somadas gerem uma corrente não superior a 10mA.
Quando o enunciado diz que não aquece, supomos que houve aumento das resistências equivalentes e podemos afirmar assim, que o transistor Q1 é que está conduzindo pouco.
um grande abraço. Mário Pinheiro
