Mario Pinheiro
Respostas no Fórum
-
Posts
-
Temos uma tensão baixa na saída e diz que nada aquece o que indica que Q57 está sendo pouco polarizado. Mas veja que quando a tensão de saída cai, temos uma menor polarização em Q51 e claro maior polarização para Q56 e Q57. Assim, medindo a tensão de base de Q51, encontramos uma tensão muito baixa e claro que não consegue polarizar o transistor Q51. Mas temos uma tensão baixa de coletor deste, o que poderia ser uma fuga entre coletor e emissor. Como a queda sobre R49 e R56 estão proporcionais, o que nos chamou a atenção foi a tensão na base de Q56 e também em seu emissor, o que dava uma queda de tensão de 0,8V nesta junção base e emissor. Como temos uma menor tensão na saída e uma queda de tensão de 0,6V entre base e emissor de Q57 e 0,8V sobre a junção base e emissor de Q56, podemos afirmar que Q56 está com falta de ganho.
Um grande abraço. Mário PinheiroVeja que utilizando o esquema da figura 31 deste bloco, vemos que dois níveis altos na entrada (5V e 5V) farão com que o transistor T2 sature o que daria um nível baixo na saída XOR (coletor de T2). Mas como esta é uma porta XNOR, ainda haverá a despolarização do transistor T3 e com isso ele cortará, levando a saída a nível alto. Logo, a resposta seria 5V/5V/XNOR.
Um grande abraço. Mário PinheiroPara que a saída seja alta, será necessário que na entrada do inversor a tensão seja baixa. Para que a saída da porta OU seja baixa, obrigatoriamente suas entradas deverão estar com os níveis baixos. Veja que se uma das entradas estivesse em nível alto, haveria um nível alto na saída da OU e nível baixo após o inversor. Logo as entradas deverão ser 0V e 0V (NOR).
Um grande abraço. Mário PinheiroSe você tem tanto a entrada A como a B com 5V, os resistores R1 e R2 ficam em paralelo, tendendo a levar +5V para o catodo do zener ZD2 que acaba sendo polarizado, levando 0,6V à base de T2 e claro o catodo do zener ZD2 ficando com uma tensão de 4,1V. Desta forma, teremos a saturação de T2 que gerará na saída 0V. Quando temos 5V na entrada B e zero volt na entrada A, teremos 2,5V entre os resistores e isto não os polarizará inversamente ou diretamente.
Um grande abraço. Mário PinheiroO número que dará será 1001, mas não esquecer de colocar mais 4 zeros no lado esquerdo, ficando 0000 1001 para que tenhamos um total de 8bits.
Um grande abraço. Mário PinheiroSeu resultado está certo e o bloco também, veja que seu resultado foi de 11000 e no bloco está a resposta de 00011000, ou seja, possui três zeros do lado esquerdo, para completar a quantidade de 8 bits.
Um grande abraço. Mário PinheiroExatamente! Um grande abraço. Mário Pinheiro
Veja que no instante T1, temos “S” e “R” em nível baixo, o que mantém o estado do Flip-Flip anterior, que é Q em 0V e Q(barra) em nível alto. No instante T2, temos nível alto em “S” e nível baixo em “R”, o que troca a saída do Flip-Flop para Q=5V e Q(barra) = 0V. No instante T3, temos “R” em nível alto, o que muda novamente a saída Q=0V e Q(barra) = 5V e finalmente no tempo T4 temos nível baixo em “S” e “R”, o que mantém os estados anteriores Q=0V e Q(barra) = 5V. Como a resposta pede a saída de Q(barra), teremos da direita para a esquerda (T1 à T4) 1101.
Um grande abraço. Mário PinheiroVeja que SET no instante T1, estar em nível alto, levará a saída Q à nível alto e “Qbarra” à nível baixo. Como este é o primeiro bit do lado direito da resposta, já será nível 0 e não 1 como havia dito. Após, no tempo T2, temos R em nível alto, colocando “Qbarra” em nível alto. No instante T3, temos novamente SET em nível alto, o que colocará “Qbarra” em nível baixo. Finalmente, no instante T4, temos S e R em nível baixo, mantendo o estado anterior, “Qbarra” em nível baixo.
Um grande abraço. Mário PinheiroVeja que já existe no site a explicação da questão 8. Vamos lá… No intente T1 temos os níveis 0 no set e 0 no reset, o que manterá os níveis anteriores ou iniciais que são Q=0 e Q (barra) = 5v (1). Logo após teremos o reset em nível alto, o que obrigará a saída Q(barra) a ir para nível alto, mas como já está, não mudará os níveis de saída. Já para o instante T3, o Set (S) vai para nível alto, o que colocará a saída Q em nível 1 e Q(barra) irá para nível baixo (0). Finalmente no instante T4, o reset (R) vai para nivel alto, mudando novamente as saída para Q=0 e Q(barra)=1. Assim ficamos com a saída Q(barra) com 1011 (veja que o bit da direita é o menos significativo e corresponde ao tempo T1). Com respeito às ondas teremos as ondas correspondentes ao “3” para SET e RESET.
Um grande abraço. Mário PinheiroNão mudou nada em relação à explicação do circuito anterior, apenas que é apresentado aqui com transistores. Veja que começa o T1 com variação de nível alto (1) para o Set (S), o que determinará que a saída Q vá para 1 e claro a Q (barra) vá para 0. Logo em seguida a entrada Reset (R) recebe nível 1, o que manda mudar a saída Q = 0 e Q(barra) = 1. No tempo T3 temos novamente nível alto em Set (S) que muda Q=1 e Q(barra) = 0. No instante T4 não temos alteração de nível em S e R o que mantem a saída do mutivibrador em Q=1 e Q(barra)=0. Como está pedindo os níveis da saída Q, teremos da direita para a esquerda 1101 (não esquecer que o T1 é representado começando da direita para a esquerda) e pelos níveis que aconteceram nas saídas, teremos as ondas “5”.
Um grande abraço. Mário Pinheirosomente para confirmar as suas respostas Q = 1 000 e Q(barra) = 0111 como a leitura da esquerda para a direita começa com o bit mais significativo, teremos que fazer uma leitura contrária, ou seja, do bit menos significativo para o mais significativo, o que dará para Q = 0001 e Q(barra) = 1110
Um grande abraço. Mário PinheiroSim, a leitura deverá ser feita da direita para a esquerda e sendo assim, a sua conclusão foi correta.
Um grande abraço. Mário PinheiroNa questão 33, temos o clock em nível baixo, e temos o Set em nível alto. Enquanto o clock não subir, não teremos alteração na saída, ficando a saída Q no estado anterior que é 5V e “Qbarra” com 0V. Ficará assim também no instante T2, pois não há variação no clock. No instante T3, temos nível alto no clock e também em R, o que gerará nível baixo para a saída Q e nível alto para saída “Qbarra”. No instante T4, houve variação de clock, mas não de S e R, o que mantem a condição anterior que é 0 para Q e 1 para “Qbarra”. Assim, as respostas ficam 0011 / 1100.
Já na questão 34, devemos escolher as formas de onda que estão do lado direito do circuito apresentado (cinco formas de onda). Como na questão, temos o código 0011 para a saída Q, será a forma de onda 04, sendo que para “Qbarra” será a forma de onda invertida.
Um grande abraço. Mário PinheiroVeja agora que quando tivermos níveis altos em CK (clock) haverá a aceitação dos níveis que estão em S e R. Com clock em nível alto e S em nível alto, teremos a saída Q=1 e Q(barra)= 0. No instante T2, temos o clock em nível alto, mas as entradas S e R estão em nível baixo, mantendo os níveis anteriores que são Q=1 e Q(barra)= 0. No instante T3 temos o clock em nível baixo e mesmo com a subida do nível em R=1 não haverá a alteração dos níveis de saída Q=1 e Q(barra)=0. Já no instante T4, haverá nível alto no clock e o nível alto em R será aceito, fazendo Q=0 e Q(barra)=1. Assim, da direita para a esquerda (T1 a T4) teremos 0111 para Q e 1000 para Q(barra) e as formas de onda serão as que estão em “2”.
Um grande abraço. Mário Pinheiro
