edson de siqueira
Respostas no Fórum
-
AutorPosts
-
23 de julho de 2024 às 00:28 #40003414920
Prezados, o erro da imagem apontada acima pelo colega em abril, ainda não está corrigido.
7 de julho de 2024 às 13:30 #40003414797Olá professor. Curto base emissor de Q3 também poderia ser uma possibilidade?
7 de julho de 2024 às 11:38 #40003414796Neste defeito Q1 tem a tensão de base necessária para saturar, 0,6v, mas a alta corrente proveniente da fuga de D1, não permite que ele seja saturado, é isso?
18 de abril de 2024 às 00:57 #40003413490Olá Prof Mario, pode explicar esta questão? O raciocínio abaixo está correto?
1 – ciclo negativo, com entrada de -40Vp, D1 satura com -0,6 e capacitor C1 carrega até 39,4Vp;
2 – ciclo positivo, com entrada de +40Vp, D1 corta, C1 libera os 39,4Vp do ciclo anterior, e os +40Vp do ciclo positivo se somam totalizando 79,4Vp o qual passa por D2 e carrega C2.14 de setembro de 2023 às 10:06 #40003411112Olá Prof Mario
Os valores dos resistores estão informados em “w” no exercicio disponível na plataforma. Tive dificuldade por conta disso.
Estou apenas informando para possível correção.
Att
Edson -
AutorPosts