Andresson Hermínio

Respostas no Fórum

Visualizando 15 posts - 1 até 15 (de 81 do total)
  • Autor
    Posts
    • 2024-04-26 até 22:30 #40003414024

      Boa noite Joelson, tudo bem?

      Você interpretou certinho como ficará a saída Q barrada, mas na hora de fazer a leitura lemos do bit mais significativo (MSB) que no caso é o tempo T4, ao menos significativo (LSB), assim a sua resposta ficará invertida.

      Atenciosamente,

      Andresson Hermínio

        2024-04-26 até 22:00 #40003414021

        Boa noite Clayton, tudo bem?

        Vamos lá, caso o LDR receba luz a sua resistência será muito baixa, e isso fará com que a tensão entre o LDR e o resistor R1 fique próximo a 12v, nesse caso o capacitor não ficará carregado. Note que se de um lado do capacitor eu tenho 12v e do outro lado dele também tenho 12v isso quer dizer que não há corrente e nem queda de tensão sobre ele. Para saber a queda de tensão que está sobre um componente devemos subtrair as tensões que encontramos nas suas extremidades. Agora caso o LDR não receba luz a sua resistência será alta e isso fará com que a tensão entre o LDR e o resistor R1 caia até que o transistor Q1 tenha condições de ser polarizado. Digamos que a tensão caia até 3v por exemplo, nesse caso o capacitor C1 ficará carregado com 9v (12v de um lado e 3v do outro lado do capacitor). Caso você ainda fique com dúvidas assista a uma aula de reforço referente a essas questões, se não tiver disponível marque uma aula de reforço com o professor Mário, ele tirará todas as suas dúvidas.

        Atenciosamente,

        Andresson Hermínio

          2024-04-26 até 21:34 #40003414020

          Boa noite Clayton, tudo bem?

          Note que o capacitor C3 está em paralelo com a base e emissor de Q4, e como temos no emissor 12v e na base 11,4v está caindo tanto na junção base-emissor como no capacitor C3 uma tensão de 0,6v (12-11,4= 0,6).

          Atenciosamente,

          Andresson Hermínio

            2024-04-26 até 18:22 #40003414017

            Boa noite Adriano, tudo bem?

            Com respeito a questão 4 veja que o capacitor C2 está com 0,6v de um lado e 0,1v de outro, ficando carregado com apenas 0,5v, ou seja está com pouca carga.

            Atenciosamente,

            Andresson Hermínio

              2024-04-26 até 18:05 #40003414015

              Boa noite Clayton, tudo bem?

              O que define se o transistor está saturado é a tensão entre coletor e emissor. Veja que por ter 0,5v entre CE indica que ele não saturou. Podemos encarar um transistor saturado como uma chave fechada ou um curto, se tivesse 12v no coletor aí sim ele estaria saturado. Se a dúvida persistir assista a uma aula de reforço relacionada a questão, se não tiver disponível marque com o professor Mário, ele tirará todas as suas dúvidas.

              Atenciosamente,

              Andresson Hermínio.

                2024-04-26 até 17:50 #40003414014

                Boa tarde Guilherme, tudo bem?

                É exatamente isso.

                Atenciosamente,

                Andresson Hermínio

                  2024-04-25 até 23:10 #40003414005

                  Boa noite colegas, tudo bem?

                  Vou encaminhar para o professor. Muito obrigado.

                  Atenciosamente,

                  Andresson Hermínio

                    2024-04-25 até 22:56 #40003414004

                    Boa noite Marcelo, tudo bem?

                    É muito difícil um resistor entrar em curto, para que isso aconteça ele teria que ser muito aquecido, carbonizaria e acabaria abrindo, por isso consideramos os defeitos em resistores com a resistência alterada ou aberto. Mas caso ele estivesse em curto circularia uma alta corrente pelo indutor fazendo ele abrir quase que instantaneamente.

                    Atenciosamente,

                    Andresson Herminio

                      2024-04-25 até 22:16 #40003414002

                      Boa noite Josenildo, tudo bem?

                      O Flip-Flop RS é um multivibrador biestável, ou seja, tem dois níveis de saída estáveis, nível alto ou nível baixo. O nível da saída dependerá do nível de suas entradas R (reset) e S (set). A figura 17 da aula 8 do módulo 3 descreve bem como funciona esse Flip-Flop. De acordo com a questão se a entrada S (set) estiver em nível alto o transistor T1 será polarizado fazendo ele saturar e a saída Q barrada ficará em nível baixo. Se a entrada R (reset) estiver em nível baixo T2 ficará cortado elevando a tensão de coletor fazendo com que a saída Q fique em nível alto. Lembre que as saídas Q e Q barrada funcionam sempre uma oposta a outra, enquanto uma está em nível alto a outra ficará em nível baixo. Se a dúvida persistir assista a uma aula de reforço relacionada a questão, se não tiver disponível marque uma aula de reforço com o professor Mário, ele tirará todas as suas dúvidas.

                      Atenciosamente,

                      Andresson Herminio

                        2024-04-25 até 21:57 #40003414001

                        Boa noite Lucas, tudo bem?

                        Note que a resistência de R35 é duas vezes maior que a de R36, logo a queda de tensão sobre R35 também será duas vezes maior que a queda sobre R36.

                        Atenciosamente,

                        Andresson Herminio

                          2024-04-25 até 21:45 #40003414000

                          Boa noite Genivaldo, tudo bem?

                          Se C1 estivesse com fuga a tensão no ponto seria menor, porque iria diminuir a resistência equivalente da malha C1/R23. Lembre que na associação em paralelo de resistores a resistência equivalente sempre será menor que o menor resistor. Mesmo que em C1 crie uma resistência muito alta, a resistência equivalente não ultrapassaria os 50 ohms.

                          Atenciosamente,

                          Andresson Herminio

                            2024-04-25 até 12:19 #40003413996

                            Boa tarde Rafael, tudo bem?

                            Isso mesmo, com relação a questão 41 os transistores ficarão cortados, portanto não tendo corrente na saída.

                            Atenciosamente,

                            Andresson Hermínio

                              2024-04-25 até 07:27 #40003413994

                              Bom dia Joelson, tudo bem?

                              Isso mesmo, a frequência será dividida por 10 para cada display.

                              Atenciosamente,

                              Andresson Hermínio

                                2024-04-25 até 07:15 #40003413993

                                Bom Marcelo, tudo bem?

                                Está correto seu raciocínio. .

                                Atenciosamente,

                                Andresson Hermínio

                                  2024-04-24 até 21:06 #40003413991

                                  Boa noite Roberto, tudo bem?

                                  Veja que na primeira resposta o professor concordou que os resistores não alteram para um valor inferior. Mas nas duas respostas o professor deixou claro que o R2 ou R3 alteraram.

                                  Atenciosamente,

                                  Andresson Hermínio

                                Visualizando 15 posts - 1 até 15 (de 81 do total)